railway DFCCIL Executive 2025 Mock Test Digital Electronics Sequential Circuits

एक कालबद्ध NAND लैच में रेस अराउंड स्थिति कब होती है?

1
जब R और S उच्च होते हैं और CLK निम्न होता है
2
जब R और CLK उच्च होते हैं और S निम्न होता है
3
जब R, S, CLK उच्च होते हैं
4
रेस अराउंड नहीं होता है
Share: WhatsApp Telegram X

Sponsored

hivanix.in

Visit

This quiz is brought to you by hivanix.in

🌐 Web App Development

Other Tools: chatwiz.hivanix.in mmspace.hivanix.in unogame.hivanix.in

Quick Navigation

Home

Subjects

Chapters