Teaching Haryana (HPSC) Assistant Professor Mock Test 2025 Computer Organization and Architecture Machine Instructions and Addressing Modes General Register Organization
दो उपयोगकर्ता रजिस्टरों R1 और R2 वाले एक काल्पनिक CPU के लिए निम्नलिखित प्रोग्राम सेगमेंट पर विचार करें।
|
निर्देश |
ऑपरेशन |
निर्देश का आकार (वर्ड में) |
|
MOV R1, M[2500] |
R1 ← Memory[2500] |
2 |
|
MOV R2, #10 |
R2 ← R2 + 10 |
1 |
|
ADD R1, R2 |
R1 ← R1 + R2 |
2 |
|
HALT |
Machine halts |
1 |
इस बात पर विचार करें कि मेमोरी 64 बिट्स के आकार के साथ बाइट एड्रेसेबल है और प्रोग्राम को मेमोरी लोकेशन 2000 (दशमलव) से लोड किया गया है। यदि HALT निर्देश निष्पादित करने के बाद CPU को रोक दिया गया है, तो एक बाधा उत्पन्न होती है, रिटर्न एड्रेस (दशमलव में) स्टैक में सेव किया जाता है।
1
2048
2
2040
3
2000
4
2024